2021年02月15日
【VHDL入門】個人で作った一番でっかいVHDLはコンパイルにえーとざっくり1時間かかるのだ
今日は VHDLの雑談 です。 画像まちがってた 直しまし
個人で作った一番 でっかいVHDL は いまコンパイルというのかな フィッターつかって 何分かかるか図ってみた。 パソコンはジーオンというCPUだ。 クロックは速くない ISEで シングルスレッドなので ひたすら時間がかかる いまコンパイル始めた 21:22分だ。
シンセシスは 大したことないな 5分ほどだ。
インプリメント 結構時間がかかる。風呂行ってこよう
風呂入ってきた ただいまぁ
まだ おわりそうにないな おお トランスレートは済んだらしい。
今 MAP が走ってる。 配置中らしい。
マップおわった 21:46 大体 24分 かかってる
これから 配線だ 配線は 4スレッドで動くらしい 線が通ったらしい 大体3分かな
これからがながい なにしてるんだろう 結局1時間 かかることにあいなった。
初心者が 馬鹿の一つ覚えみたいな書き方で 作ったのだが結構でっかくなったな
DDR2メモリを 自分のタイミングでリードするように シーケンサ組んだのだ。
一番めんどうなのは ピン遅延が3nぐらいあるので DDR2読み出しが 周回遅れになることです。
3nってことは 行きと帰りで 6nS 遅れるし 配線でもナノ・セカンド遅れるし
DDR2メモリが PLLみたいなのもってるんで なんとかなるみたいな話です。
万年初心者だけど アマチュアにしては 結構でかいの組むほうだと思う。
あとで 配置配線済んだ FPGAエディタの 中身 貼っておきます。
画像まちがってました こっちが一番私の履歴で おおきなVHDL使った設計です
この記事へのコメント
コメントを書く
この記事へのトラックバックURL
https://fanblogs.jp/tb/10541377
※ブログオーナーが承認したトラックバックのみ表示されます。
この記事へのトラックバック